产品设计的可测试性(De sign For Testability. OFT) 也是产品可制造性的主要内容从生产角度考虑也是设计的工艺性之一.它是指在设计时考虑产品性能能够检测的难易程度，也就是说设计产品时应考虑如何以最简单的方法对产品的性能和加工质量进行检测，或者产品的设计尽量能使产品容易按规定的方法对其性能和质量进行检测.尤其是电子产品的设计，对产品的性能测试是必不可少的. DFT 好的产品设计，可以简化生产过程中检验和产品最终检测的准备工作，提高测试效率、减少测试费用，并且容易发现产品的缺陷和故障，进而保证产品的质量稳定性和可靠性. DFT 设计不好的产品不仅要增加测试的时间和费用，甚至会由于难于测试而无法保证产品的质量和可靠性.所以对产品设计与测试的方法和设备相兼容的可测试性设计，是电子产品设计必须考虑的重要内容之一.

一、印制板设计的可测试性
印制极设计的可测试性与可制造性同属于印制板的工艺性设计，同样包括了印制板制造及成品印制板(光板)的可测试性和印制板组装件的可测试性两个部分.这两部分的测试方法和内容完全不同，但是要在同一块印制板的设计中反映出来，对设计者来说，既需要了解印制板上需要测试的性能和方法，又要了解印制板组装件的安装测试要求和方法.对于印制板光板的测试方法和性能要求有统一的标准规定，只要查阅相关印制板的标准就可以找到.对于印制板组装件的测试，应根据电路和结构的特性和要求由设计人员通盘考虑，在布局布线时采取适当措施合理设置测试点或者将测试分解在安装工序中进行.特别是随着电子产品的小型化，元器件的节距越来越小，安装密度越来越大可供测试的电路节点越来越少，因而对印制板组装件的在线测试难度也越来越大，所以设计时应充分考虑印制板可测试性的电气条件和物理、机械条件，以及采用适当的机械电子设备.

二、印制板的光板测试
印制板的光板测试是保证待安装元器件印制板质量的重要手段，也是保证印制板组装件质量和减少返修、返工及废品损失的有力措施.光板测试的质量有保证，可以提高印制板的安装效率、降低成本.如果光板的质量不能保证，待印制板安装后再发现板的质量问题时需要拆下元器件，不但费工费时而且可能要损坏元器件，其时间和经济的损失更大.所以在国内外的电子行业都非常重视对印制板各项性能的测试，制定了许多检测标准和方法.主要的检测项目有外观检测、机械性能测试、电气性能测试、物理化学性能测试和可靠性(环境适应性)测试等方面.印制板光板的测试项目很多，但对设计的限制较少.

外观检测一般是在成品印制板上通过目检或适当的光学仪器进行检测，主要是检查制造的质量，外观检测对设计的可测试性要求不多.在这些性能的测试中受印制板设计布局布线影响强大的是电气性能测试，它包括耐电压、绝缘电阻、特性阻抗、电路通断等测试项目且测试点设计应符合测试要求.与设计的可测试性关系最大的是电路通断测试，而该项测试又是保证印制板质量的关键性能需要对每块印制板进行l00%的逻辑通断测试.所以进行印制板设计时.应考虑测试时可能采用测试设备的测试探头与测试电路物理尺寸的匹配问题.否则将会由于印制板上被测点的位置和尺寸误差.引起测试的差错或测试的可重复性差的问题.对于有破坏性的机械、物理、化学性能测出一般采取从同批产品中抽样或设计专用的试验板或附连试验板按标准进行试验和评定.设计时应当熟悉测试板和附连试验板的设计及测试要求和方法.

三、印制板组装件的测试性
印制板组装件的测试是指对安装了元器件后的印制板进行的电气和物理测试.影响印制板组装件测试的困难很多，其检测的方法要比印制板的光板检测复杂得多.对组装件的可测试性设计应包括系统的可测试性问题.系统的可测试性功能要求应提交整机总体设计的概念进行评审.印刷板组装件可测试性必须与设计的集成、测试和维护的完整性相兼容。

PCB组装件的可测试性在设计开始之前.应同印制板的制造、安装和测试等技术人员进行评审.以保证可测试性的效果.评审的内容应涉及电路图形的可视程度、安装密度、测试操作方法、测试区域的划分、特殊的测试要求以及测试的规范等.

PCB组装件级的测试主要有两种类型，一种是对有独立电气功能的组装件进行功能测试，在组装件的输入端施加预定的激励信号，通过监测输出端的结果来确认设计和安装是否正确.另一种测试是对组装件进行光学检测和在线测试，光学检测对设计没有明确的制约，只要保持电路有一定的可视性就可以检测，该法主要检查安装和焊接的质量.在线测试对印制板的限制主要是测试点应设计在坐标网格上能与测试针床匹配的地方，并且能在焊接面测试.如果用飞针测试，则既要保证测试点位于坐标网格上，又要在布局时保持有足够的空间能使探头(飞针)撞触被测试点，飞针测试可在板的两面进行，主要检测组装焊接质量和加工中元器件有无损坏.

常用的测试方法有人工检测和仪器自动测试.人工测试通过万用表、数字电压表、绝缘电阻测试仪等仪器进行检测，效率低、记录和数据处理复杂，并且受组装密度的限制，小型化的高密度组装的印制板难于靠人工检测.自动化仪器检测具有精度高、可靠性好、重复性好、效率高的特点并且有的仪器还具有自动判定、记录、显示和自动故障分析的能力.

常用的自动化测试技术有自动光学检测(AOD)、自动X 射线幢测(AX I)、在线测试(ICT) 和功能测试等.在印制板设计时就应考虑印制板组装件的测试兼容性，如果不考虑采用的测试方法和必要的测试机械规则即使在电气方面具有良好的可测试性电路在印刷板组装件上也比较难于测试，如测试点的位置、大小以及测试点的节距与测试探头或针床的匹配问题.在线测试时电气条件设置问题、防止测试对元器件的损坏等都是测试性要考虑和解决的问题.

MYPCBA-中国互联网上PCB制造商供应商、提供电路开发、PCB电路板设计、PCB打样及抄板及线路板生产、电子产品OEM生产等服务.

MYPCBA.COM电路板中文网 提供电路板焊接组装服务，联系电话：020-89811835 QQ:12718842

在PCB Layout设计中,除了考虑本身布线的问题,还要考虑一些隐藏的问题,这些问题设计时不起眼,但是解决的时候,却非常之麻烦,这就是电路的干扰问题了

在PCB的设计过程，只懂得一些设计基础只能解决简单及低频方面的PCB设计问题，而对于复杂与高频方面的PCB设计却要困难得多。往往解决由设计而考虑不周的问题所花费的时间是设计时的很多倍，甚至可能重新设计，为此，在．PCB的设计中还应解决如下问题：
转载请保留连接:PCB资源网-P C B 资 源 网

PCB高级设计之热干扰及抵制

元器件在工作中都有一定程度的发热，尤其是功率较大的器件所发出的热量会对周边温度比较敏感的器件产生干扰，若热干扰得不到很好的抑制，那么整个电路的电性能就会发生变化。

PCB高级设计之共阻抗及抑制

共阻干扰是由PCB上大量的地线造成。当两个或两个以上的回路共用一段地线时，不同的回路电流在共用地线上产生一定压降，此压降经放大就会影响电路性能；当电流频率很高时，会产生很大的感抗而使电路受到干扰。
转载请保留连接:PCB资源网-P C B 资 源 网

PCB高级设计之电磁干扰及抑制

电磁干扰是由电磁效应而造成的干扰，由于PCB上的元器件及布线越来越密集，如果设计不当就会产生电磁干扰。
转载请保留连接:PCB资源网-P C B 资 源 网

在线路板的生产过程中,在国内,绝大部分的厂商,都是使用在覆铜板印刷上导电线路,使后将多余的铜箔腐蚀掉,进入形成PCB的这一过程,在生产线路板的过程中,除了减成法外,还有的就是加成法和半加成法

(1)减去法(subtractive process)   以覆铜板为基础，选择性地除去不需要的导电铜箔而形成导电图形的工艺，称之为减去法。目前国内几乎所有的印制板企业都使用此法生产PCB

(2)加成法(additive process)  在未覆铜箔的基材上，通过选择性沉积导电材料而形成导电图形的工艺，称之为加成法。日本等国家小部分企业用此法生产PCB。

(3)半加成法(semi-additive process)  在未覆铜箔基材或薄箔基材上，用化学沉积金属，结合电镀或蚀刻，或者三者并用形成导电图形的一种加成法工艺。日本等国家小部分企业用此法生产PCB.

PCB资源网-线路板行业门户网站。提供PCB技术、PCB软件下载、PCB视频教程(Protel99se视频教程、powerpcb视频教程)、电路图等免费信息

本文地址：PCB资源网 - 印制板的主要制造方法分类

本文中，安森美半导体公司介绍了几种无铅器件电镀层的性能和成本比较和降低锡毛刺的方法，以及如何应用标准化测试和控制程序降低锡毛刺产生的风险。

在JEITA和欧盟的《限制有毒物质指令》(RoHS)与《报废电子电气设备指令》(WEEE)公布的最后期限之前实施一种高成本效益、可靠的无铅(Pb)电镀策略，已经成为电子器件制造业在过去几年中的夙愿。

对于大批量半导体器件供货商(如安森美半导体)而言，主要的挑战在于选择一种成本效益高，并且不会产生可靠性问题的策略和工艺，实施与无铅焊料的前向兼容以及与含铅焊料的后向兼容。对现有的无铅替代方案进行审查并权衡这些选择之后，达致可行的策略。

五种外部镀层分析

对现有资料进行研究，并通过与知名组织(如iNEMI和JEDEC)交流互动对电子产业进行评估，任何器件制造商均可从众多无铅镀层解决方案中精选出若干方案。安森美半导体首先考虑了五种外部镀层，每一种解决方案都有优势和劣势。这五种外部镀层包括：锡-银(Sn-Ag)镀层、锡-铋(Sn-Bi)镀层、锡-铜(Sn-Cu)镀层、预镀镍-钯-金(Ni-Pd-Au)引脚框架和纯雾锡(Pure matte tin)镀层。

Sn-Ag镀层的锡含量约为3.5%，具有良好的可焊性和机械属性。但是Sn-Ag镀层容易产生锡毛刺，这是所有高锡含量替代方案的主要可靠性风险。由于材料成本较高，并且镀浴(plating bath，电镀溶液)控制程序复杂，Sn-Ag镀层比较昂贵。从“总拥有成本”的角度考虑，Sn-Ag镀层并不能作为一种完全可行的选择。

自2000年以来， Sn-Bi作为引脚镀层已在日本得到广泛应用，因此人们开始对其密切关注。当铋含量为3%时，Sn-Bi的熔点约为220℃，选择该镀层肯定可行。但是Sn-Bi 材料易碎，镀层控制复杂，而且它会产生锡毛刺。关于铋的真实毒性也有疑问，且含铅焊料后向兼容性问题仍存在争议。内部筛选实验和研究确认了这些Sn-Bi问题的存在，所以这种镀层只能作为临时解决方案。

Sn-Cu镀层可形成一种铜含量为0.7%的高强度低熔点合金，其熔点为227℃。此镀层的价格相对低廉，且具有良好的可焊性。但是Sn-Cu容易产生锡毛刺，甚至合金成份的微小改变就会大大改变共晶温度。由于精确控制镀层成份困难，且Sn-Cu引脚加工与合金(Alloy)42引脚框架不兼容，所以该系统不能作为一种可行的解决方案。

预镀的Ni-Pd和Ni-Pd-Au引脚框架作为无铅焊接的一种可选方案，于1989年首先由德州仪器(TI)引进。其主要优势在于该技术适于商业应用，且封装工艺得以简化。但是对大批量产品应用而言，Ni-Pd-Au解决方案不具备优势，主要原因在于其成本较高，而且根据现有资料记录，该方案存在可靠性问题。此外，镀层在弯曲时会发生断裂，而且在焊接、引线接合和成模时也存在问题。钯和金成本高且难以预计，引脚框架的供货商数量也有限，这些都是该方案的劣势所在。由于此镀层系统与Alloy 42引脚框架不兼容，其应用范围进一步受限。因此，对于大批量生产线而言，这种解决方案不是一种可行的备选方案。

纯雾锡是大批量半导体制造商镀层应用的首选。其原因众多：对于各种引脚框架而言，雾锡工艺不仅具有良好焊接特性，而且它是一种低成本解决方案，不存在Sn-Ag、Sn-Bi和Sn-Cu系统中的双合金成份控制问题。

雾锡解决方案得以广泛应用的另一个关键因素是其供应充足，此因素与上述技术密切相关。雾锡最重要的一个优势可能在于它可与含铅焊料后向兼容。鉴于世界上很许多无铅政策在执行上存在延迟，这种后向兼容仍较为重要。

由于安森美半导体在特定应用中使用雾锡有很长的历史，因此雾锡工艺解决方案已成为大多数需要无铅外部镀层的产品的首选。

降低镀层毛刺的措施

上面讨论了镀层成份的选择问题，现在我们将重点探讨可降低风险的策略，方案必须可以有效地解决与该镀层形成锡毛刺相关的可靠性问题。

研究表明，下列四种方案是减少锡毛刺产生的最可行解决方案：对雾锡镀层进行退火，增加雾锡镀层的厚度，在引脚镀层中加入镍阻挡层(barrier)，对锡镀层进行回流。

就减少毛刺的问题而言，成本效益最高的方案是对镀锡层进行退火。大量研究表明，在铜衬底上对锡镀层进行退火可以大大减少毛刺的产生。具体操作方法是在温度为150℃下，对锡镀层进行一小时的退火。根据现有的资料记载，在镀层操作完成后24小时内对锡镀层进行退火较为有效。

从资料中我们可以清楚了解，尽管锡镀层的最佳厚度尚不清楚，锡沉积越厚，越不容易产生毛刺。根据资料中提供的参考数据，安森美半导体方案中的锡镀层仍将集中介于7.5至12.5微米之间。我们相信，该方案可以在不影响镀层质量的前提下，减少毛刺，提高成本效益。

另一种被广泛认可的减少毛刺方案是在镍阻挡层上加入锡镀层。然而，在镀层上加入镍会使许多产品的成本增加，在市场上失去价格竞争力。此外，众所周知，尽管镍阻挡层会使毛刺产生的时间增加，但这很大程度上取决于所使用的锡镀浴类型。大家普遍认为，镍之所以可以减少毛刺产生，原因在于它会对锡镀层中的应力产生影响。

由于使用镀镍减少毛刺的产生取决于所使用的锡镀浴，安森美半导体采用的对策侧重于选择基于甲基硫酸(MSA)的锡镀层化学方法。MSA电镀化学方法不仅可以控制锡镀层中产生的应力，而且可以产生一种不易产生毛刺的镀层。

另一种减少毛刺的方案是在锡熔点232℃以上进行锡回流，但是这种处理方法的有效性尚不清楚。因此，锡回流不能作为减少毛刺产生的工艺。但是，安森美半导体采用的方案包括了采用回流测试作为确定总体雾锡工艺有效性的方法。这种方法在很大程度上重复了最后的封装工艺。

需要对所有含大量锡的镀层进行持续测试和检查，以确保毛刺的产生得以控制。用于锡毛刺评估的测试条件和检查程序在过去几年中发生了重大变化，可以将其看作是一个变化的目标。JEDEC和iNEMI的动议已经带动了越来越多的标准化工作，以确定进行上述评估所运用的方法。安森美半导体将严格遵守JEDEC标准JESD22A121中的建议。该标准不仅要求对特定的温度循环、环境温度/湿度储存和高温/高湿度存储进行测试，还规定了所需的锡毛刺检查程序。

除了监测当前的电镀化学方法外，还将在这些新近议定并得以标准化的JEDEC测试条件下进行实验，以便将样品组锡毛刺与下列属性相比较。
1. 雾锡镀层的厚度范围为5至15微米；
2. 回流与不回流的比较；
3. 铜引脚框架与镀铜Alloy 42引脚框架的比较；
4. 基于MSA的不同锡镀浴化学成分。

到目前为止，安森美半导体已经将其约95%的产品转换为无铅镀层，并计划在2005年底之前将所有器件中含铅(Pb)的外部镀层用无铅镀层取代。

PCB资源网-免费protel99se视频教程在线观看

本文地址：PCB资源网 - 无铅器件电镀层的性能和成本比较和降低锡毛刺的方法

本文主要介绍了手工焊接基础知识以及在焊接过程中需要注意的各项问题，旨在帮助操作手工焊接的技术人员有效掌握并理解手工焊接的基础。

 

关键词：贴装元件、手工焊接

概述    
随着电子元器件的封装更新换代加快，由原来的直插式改为了平贴式，连接排线也由FPC软板进行替代，元器件电阻电容经过了1206，0805，0603，0402后已向0201平贴式，BGA封装后已使用了蓝牙技术，这无一例外的说明了电子发展已朝向小型化、微型化发展，手工焊接难度也随之增加，在焊接当中稍有不慎就会损伤元器件，或引起焊接不良，所以我们的一线手工焊接人员必须对焊接原理，焊接过程，焊接方法，焊接质量的评定，及电子基础有一定的了解。

一、焊接原理：

锡焊是一门科学，他的原理是通过加热的烙铁将固态焊锡丝加热熔化，再借助于助焊剂的作用，使其流入被焊金属之间，待冷却后形成牢固可靠的焊接点。
当焊料为锡铅合金焊接面为铜时，焊料先对焊接表面产生润湿，伴随着润湿现象的发生，焊料逐渐向金属铜扩散，在焊料与金属铜的接触面形成附着层，使两则牢固的结合起来。所以焊锡是通过润湿、扩散和冶金结合这三个物理,化学过程来完成的。
1．润湿：润湿过程是指已经熔化了的焊料借助毛细管力沿着母材金属表面细微的凹凸和结晶的间隙向四周漫流，从而在被焊母材表面形成附着层，使焊料与母材金属的原子相互接近，达到原子引力起作用的距离。(图1所示)。

引起润湿的环境条件：被焊母材的表面必须是清洁的，不能有氧化物或污染物。
形象比喻：把水滴到荷花叶上形成水珠，就是水不能润湿荷花。把水滴到棉花上，水就渗透到棉花里面去了，就是水能润湿棉花。
 

2．扩散：伴随着润湿的进行，焊料与母材金属原子间的相互扩散现象开始发生。通常原子在晶格点阵中处于热振动状态，一旦温度升高。原子活动加剧，使熔化的焊料与母材中的原子相互越过接触面进入对方的晶格点阵，原子的移动速度与数量决定于加热的温度与时间。(图二所示)。
 

3. 冶金结合：由于焊料与母材相互扩散，在2种金属之间形成了一个中间层---金属化合物，要获得良好的焊点，被焊母材与焊料之间必须形成金属化合物，从而使母材达到牢固的冶金结合状态。(图三所示)

二、助焊剂的作用

助焊剂（FLUX）這個字来自拉丁文是"流动"（Flow in Soldering）。助焊剂主要功能为：
 

1．化学活性(Chemical Activity)
要达到一个好的焊点，被焊物必须要有一个完全无氧化层的表面，但金属一旦曝露于空气中回生成氧化层，这中氧化层无法用传统溶剂清洗，此时必须依赖助焊剂与氧化层起化学作用，当助焊剂清除氧化层之后，干净的被焊物表面，才可与焊锡结合。
助焊剂与氧化物的化学放映有几种：
1、相互化学作用形成第三种物质；
2、氧化物直接被助焊剂剥离；
3、上述两种反应并存。
松香助焊剂去除氧化层，即是第一种反应，松香主要成份为松香酸（Abietic Acid）和异构双萜酸(Isomeric diterpene acids)，当助焊剂加热后与氧化铜反应，形成铜松香（Copper abiet），是呈绿色透明状物质，易溶入未反应的松香内与松香一起被清除，即使有残留，也不会腐蚀金属表面。
氧化物曝露在氢气中的反应，即是典型的第二种反应，在高温下氢与氧发生反应成水，减少氧化物，这种方式常用在半导体零件的焊接上。
几乎所有的有机酸或无机酸都有能力去除氧化物，但大部分都不能用来焊锡，助焊剂被使用除了去除氧化物的功能外，还有其他功能，这些功能是焊锡作业时，必不可免考虑的。
 

2．热稳定性（Thermal Stability）
当助焊剂在去除氧化物反应的同时，必须还要形成一个保护膜，防止被焊物表面再度氧化，直到接触焊锡为止。所以助焊剂必须能承受高温，在焊锡作业的温度下不会分解或蒸发，如果分解则会形成溶剂不溶物，难以用溶剂清洗，W/W级的纯松香在280℃左右会分解，此应特别注意。
 

3．助焊剂在不同温度下的活性
好的助焊剂不只是要求热稳定性，在不同温度下的活性亦应考虑。助焊剂的功能即是去除氧化物，通常在某一温度下效果较佳，例如RA的助焊剂，除非温度达到某一程度，氯离子不会解析出来清理氧化物，当然此温度必须在焊锡作业的温度范围内。
当温度过高时，亦可能降低其活性，如松香在超过600℉（315℃）时，几乎无任何反应，也可以利用此一特性，将助焊剂活性纯化以防止腐蚀现象，但在应用上要特别注意受热时间与温度，以确保活性纯化。

三、焊锡丝的组成与结构
我们使用的有铅SnPb(Sn63%Pb37%)的焊锡丝和无铅SAC（96.5%SN 3.0%AG0.5%CU）的焊锡丝里面是空心的，这个设计是为了存储助焊剂（松香），使在加焊锡的同时能均匀的加上助焊剂。当然就有铅锡丝来说，根据SNPB的成分比率不同有更多中成份，其主要用途也不同：如下表：

同样目前主流的无铅锡丝成份也有多种，单从SC和SAC成份来看：

焊锡丝的作用：达到元件在电路上的导电要求和元件在PCB板上的固定要求。

四、电烙铁的基本结构

烙铁：(1)手柄、(2)发热丝、(3)烙铁头、(4)电源线、(5)恒温控制器、(6)烙铁头清洗架(图四所示)
电烙铁的作用：用来焊接电子原件、五金线材及其它一些金属物体的工具。

五、手工焊接过程

1、操作前检查
（1）每天上班前3-5分钟把电烙铁插头插入规定的插座上，检查烙铁是否发热，如发觉不热，先检查插座是否插好，如插好，若还不发热，应立即向管理员汇报，不能自随意拆开烙铁，更不能用手直接接触烙铁头.
 

（2）已经氧化凹凸不平的或带钩的烙铁头应更新的：1、可以保证良好的热传导效果；2、保证被焊接物的品质。如果换上新的烙铁嘴，受热后应将保养漆擦掉，立即加上锡保养。烙铁的清洗要在焊锡作业前实施，如果5分钟以上不使用烙铁，需关闭电源。海绵要清洗干净不干净的海绵中含有金属颗粒，或含硫的海绵都会损坏烙铁头。
 

（3）检查吸锡海绵是否有水和清洁，若没水，请加入适量的水（适量是指把海绵按到常态的一半厚时有水渗出，具体操作为：湿度要求海绵全部湿润后，握在手掌心，五指自然合拢即可），海绵要清洗干净，不干净的海绵中含有金属颗粒，或含硫的海绵都会损坏烙铁头。
 

（4）人体与烙铁是否可靠接地，人体是否佩带静电环。
 

2、焊接步骤
     烙铁焊接的具体操作步骤可分为五步，称为五步工程法，要获得良好的焊接质量必须严格的按下图五操作。
按上述步骤进行焊接是获得良好焊点的关键之一。在实际生产中，最容易出现的一种违反操作步骤的做法就是烙铁头不是先与被焊件接触，而是先与焊锡丝接触，熔化的焊锡滴落在尚末预热的被焊部位，这样很容易产生焊点虚焊，所以烙铁头必须与被焊件接触，对被焊件进行预热是防止产生虚焊的重要手段。
 

3、焊接要领
 

（1）烙铁头与两被焊件的接触方式(图六所示)
接触位置：烙铁头应同时接触要相互连接的2个被焊件（如焊脚与焊盘），烙铁一般倾斜45度，应避免只与其中一个被焊件接触。当两个被焊件热容量悬殊时，应适当调整烙铁倾斜角度，烙铁与焊接面的倾斜角越小，使热容量较大的被焊件与烙铁的接触面积增大，热传导能力加强。如LCD拉焊时倾斜角在30度左右，焊麦克风、马达、喇叭等倾斜角可在40度左右。两个被焊件能在相同的时间里达到相同的温度，被视为加热理想状态。
接触压力：烙铁头与被焊件接触时应略施压力，热传导强弱与施加压力大小成正比，但以对被焊件表面不造成损伤为原则。
 

（2）焊丝的供给方法
焊丝的供给应掌握3个要领，既供给时间，位置和数量。
供给时间：原则上是被焊件升温达到焊料的熔化温度是立即送上焊锡丝。
供给位置：应是在烙铁与被焊件之间并尽量靠近焊盘。
供给数量：应看被焊件与焊盘的大小，焊锡盖住焊盘后焊锡高于焊盘直径的1/3既可。
 

（3）焊接时间及温度设置
A、温度由实际使用决定，以焊接一个锡点4秒最为合适，最大不超过8秒，平时观察烙铁头，当其发紫时候，温度设置过高。
B、一般直插电子料，将烙铁头的实际温度设置为（350~370度）；表面贴装物料（SMC）物料，将烙铁头的实际温度设置为（330~350度）
C、特殊物料，需要特别设置烙铁温度。FPC，LCD连接器等要用含银锡线，温度一般在290度到310度之间。
D、焊接大的元件脚，温度不要超过380度，但可以增大烙铁功率。
 

（4）焊接注意事项
A、焊接前应观察各个焊点(铜皮)是否光洁、氧化等。
B、在焊接物品时,要看准焊接点，以免线路焊接不良引起的短路
 

4、操作后检查：
（1）用完烙铁后应将烙铁头的余锡在海绵上擦净。
（2）每天下班后必须将烙铁座上的锡珠、锡渣、灰尘等物清除干净，然后把烙铁放在烙铁架上。
（3）将清理好的电烙铁放在工作台右上角。

六、锡点质量的评定：

1、标准的锡点:

（1）锡点成内弧形
（2）锡点要圆满、光滑、无针孔、无松香渍
（3）要有线脚，而且线脚的长度要在1-1.2MM之间。
（4）零件脚外形可见锡的流散性好。
（5）锡将整个上锡位及零件脚包围。

2、不标准锡点的判定：

（1）虚焊：看似焊住其实没有焊住，主要有焊盘和引脚脏污或助焊剂和加热时间不够。
（2）短路：有脚零件在脚与脚之间被多余的焊锡所连接短路，另一种现象则因检验人员使用镊子、竹签等操作不当而导致脚与脚碰触短路，亦包括残余锡渣使脚与脚短路
（3）偏位：由于器件在焊前定位不准，或在焊接时造成失误导致引脚不在规定的焊盘区域内
（4）少锡：少锡是指锡点太薄，不能将零件铜皮充分覆盖，影响连接固定作用。
（5）多锡：零件脚完全被锡覆盖，及形成外弧形，使零件外形及焊盘位不能见到,不能确定零件及焊盘是否上锡良好.
（6）错件：零件放置的规格或种类与作业规定或BOM、ECN不符者，即为错件。
（7）缺件：应放置零件的位置，因不正常的原因而产生空缺。
（8）锡球、锡渣：PCB板表面附着多余的焊锡球、锡渣，会导致细小管脚短路。
（9）极性反向：极性方位正确性与加工要求不一致，即为极性错误。

3、不良焊点可能产生的原因：

（1）形成锡球，锡不能散布到整个焊盘？
烙铁温度过低，或烙铁头太小；焊盘氧化。
（2）拿开烙铁时候形成锡尖？
烙铁不够温度，助焊剂没熔化，步起作用。烙铁头温度过高，助焊剂挥发掉，焊接时间太长。
（3）锡表面不光滑，起皱？
烙铁温度过高，焊接时间过长。
（4）松香散布面积大？烙铁头拿得太平。
（5）锡珠？锡线直接从烙铁头上加入、加锡过多、烙铁头氧化、敲打烙铁。
（6）PCB离层？烙铁温度过高，烙铁头碰在板上。
（7）黑色松香？温度过高。

七、总结
    此文是我司手工焊接手册的摘录，内容和形式相对简单，主要是为同行业交流手工焊接方法和技巧，后续我会整理更多、更完整的手工焊接技巧。

PCB资源网-免费protel99se视频教程在线观看

本文地址：PCB资源网 - 手工焊接基础知识以及在焊接需要注意的问题

 摘要：针对电子制造业中的高速高精度贴片机的计算机视觉定位与检测问题, 研究了表面组装半导体器件SMD-IC的图像识别问题。首先分析和提出了贴片机生产过程中片式IC的识别任务，然后提出了识别算法的框架，并详细分析了IC管脚分割与定位、边界分割定位边界点、管脚测量等算法实现的重点与难点, 同时提出了相应的实现算法。所提出的有关算法已经在生产过程中得到成功应用。

关键词：表面组装器件；图像识别算法；图像识别算法；贴片机

中图分类号：TN305.94；TN402 文献标识码：A 文章编号：1003-353X(2005)11-0022-04

1 引言

表面组装技术(SMT)使现代电子组装的体积大大缩小，重量减轻，成本降低，同时也更加安全可靠，是目前电子组装行业里最流行的技术和工艺，具有重要的应用价值。由表面涂敷设备、贴片机、焊接机、丝印机、清洗机、测试设备等表面组装设备构成的SMT生产线是电子生产行业最核心的技术之一，其中关键设备──贴片机，更是国外各大电子设备公司激烈竞争的对象[1~6]。

PCB资源网-线路板行业门户网站。提供PCB技术、PCB软件下载、PCB视频教程(Protel99se视频教程、powerpcb视频教程)、电路图等免费信息

目前采用贴片机贴装的表面组装元器件主要分为：片式元件SMC、片式集成电路SMD和芯片组装器件三大类。随着表面组装元器件的发展、普及以及贴装密度的增加，对贴装精度和速度的要求也随之提高。 目前国外大公司普遍采用了计算机视觉系统完成表面组装工艺中检测和定位任务, 而国内在这方面的研究工作尚处于起步阶段。由于表面组装元器件特别是片式IC元件的多样性，给高速高精度图像实时处理系统的研究开发带来了相当的技术难度。如何采用相应的图像识别算法和优化方案满足贴装过程的实时性、柔性化和高速高精度等要求, 是SMT设备国产化进程中迫切需要解决的问题。

2 识别任务

典型的片式IC元件如图1所示。在贴装过程中，需要通过图像识别算法对待贴装的片式IC进行有关参数检测，基本参数见表1。表中的偏转角度是吸取元件时产生的元件偏转，中心偏差是在纠正了偏转角度以后IC中心与图像中心（也就是吸嘴中心）的偏差。这两个参数是贴装过程中是否需要进行校正的根据，而管脚的数目和上述信息也是判断能否贴装的根据。对参数信息的准确获取直接影响到贴装精度, 本系统建立的整个算法就是构建在这些参数的识别任务基础之上 [5~6]。

  
3 算法实现

3.1 算法规划

通过分析识别任务可知，计算管脚参数和中心偏差必须定位各边管脚的位置，偏转角度的计算也需在定位管脚以后，通过分割固定的边界计算得到。据此，将算法实现分成三个部分，如图2所示。管脚定位为偏转角度的计算提供基础，管脚定位与偏转角度值一起为管脚参数以及中心偏差值计算提供基础 [5~7]。管脚定位与偏转角度计算是整个算法实现的关键点和难点。

3.2 算法实现

3.2.1 片式IC四边管脚定位

作为算法实现的关键和难点，管脚定位的任务是将图1中四边管脚分离，并将各管脚的中心坐标与管脚相对应。本算法将图像处理技术与平面几何原理结合，并辅以一种智能搜索的算法，按步骤：阈值分割→点分析→分割定位管脚来实现，分述如下。

（1）阈值分割可以排除干扰，保留有效信息。按照式(1)将8位灰度图像图1进行阈值分割，设P 0为选择的阈值，P(Xi ,Yj)为进行阈值分割前坐标( Xi ,Yj)处的灰度值，P ′(Xi ,Yj)为阈值分割后的灰度值 [8]。执行算法得到图3，对比图1可见大部分无效信息已被去除
 

（2）运用点分析(Blob Analysis)法可进一步得到图3中亮点（灰度值为255的像素点集合）的中心坐标。首先，采用八相接邻域判断法(见图4)判断像素点的归属，图4中每个方格代表一个像素，中心的像素为已知像素，与其邻接的8个像素中任何一个与其灰度值相同的像素都与其属于同一个点。然后，利用下列形心计算公式（2）得到各个点的中心坐标 。设其中一点共有m个像素点，各个像素点的坐标为( Xi, Yi)，i≤m。

（3）经阈值分割和点分析的处理，得到所有点的中心坐标，但其中包括了真正的管脚和无用的连接部分（见图3）。为得到真正管脚的中心坐标，首先采用一种智能搜索算法将四边管脚分割，然后利用平面几何中的点线关系原理，排除连接部分，定位管脚。

智能搜索法分割四边管脚, 其目的是定位边缘管脚（例如图3中的管脚1），然后利用该管脚对管脚所在的一边管脚分割。为了说明算法，以图3中的管脚1为例，步骤如下：

（1）从小到大的顺序将图3中点的中心 Y坐标排序，得到P1(X 1, Y1)，…，Pn( Xn, Yn)；n为点的个数。取P ′(X′, Y′) = P1(X1, Y1)。

（2）令X=X′-1，Y= Y′，得到新像素点P(X, Y)。

（3）判断X值是否为0，即搜索是否达到边界。若不为0且P点灰度值为255，则执行步骤（2）；若不为0且 P点灰度值为0，则继续执行；若为0且P点灰度值为255，则搜索出错，退出；若为0且P点灰度值为0，则边缘管脚中心点为P ′(X′, Y′)。

（4）继续令X=X-1，Y=Y ，得新像素点P(X, Y)。

（5）判断X值是否为0，即搜索是否达到边界。若不为0且P点灰度值为0，则执行步骤（4）；若不为0且P点灰度值为255，则继续执行；若为0且 P点灰度值为255，则搜索出错，退出；若为0且P点灰度值为0，则边缘管脚中心点为 P′(X′, Y′)。

（6）按照步骤（1）中顺序取下一点 Pi(Xi, Yi)，取P′(X′, Y′) = Pi(Xi, Yi)，执行步骤（2）。

通过上述算法，可成功找到图3中的管脚1。从管脚1出发，可方便分割出管脚1所在一边的管脚，如图5所示。另外三边算法与上述算法类似，不再重复。
 

摘要：本文讨论了蜂窝电话PCB设计中影响音频特性的关键因素。文中给出了一个有问题的蜂窝电话PCB设计和一个良好的PCB布板方案。通过对两种布板的对比强调了改善音频性能的设计考虑。

引言

蜂窝电话是PCB布板工程师所面临的终极挑战，现代蜂窝电话几乎囊括了便携式的所有子系统，每个子系统都有相互矛盾的需求。一个设计完美的PCB必须在充分发挥每个互联设备性能优势的同时，避免子系统之间的相互干扰，因此，对于相互冲突的要求不得不对每个子系统性能进行折中考虑。虽然蜂窝电话的音频功能在持续增加，但给予音频电路PCB布局的关注却很少。

元件布局

任何PCB设计的第一步当然是选择每个元件的PCB摆放位。我们把这一步称为“布板考虑”。仔细的元件布局可以减少信号互连、地线分割、噪音耦合以及占用电路板的面积。

蜂窝电话包含数字电路和模拟电路，为了防止数字噪声对敏感的模拟电路的干扰，必须将二者分隔开。把PCB划分成数字区和模拟区有助于改善此类电路布局。

虽然蜂窝电话的RF部分通常被当作模拟电路处理，许多设计中需要关注的一个共同问题是RF噪声，需要防止RF噪声耦合到音频电路，经过解调后产生可闻噪音。为了解决这个问题，需要把RF电路和音频电路尽可能分隔开。

将PCB划分成模拟、数字和RF区域后，需要考虑模拟部分的元件布置。元件布局要使音频信号的路径最短，音频放大器要尽可能靠近耳机插孔和扬声器放置，使D类音频放大器的EMI辐射最小，耳机信号的耦合噪音最小。模拟音频信号源须尽可能靠近音频放大器的输入端，使输入耦合噪声最小。所有输入引线对RF信号来说都是一个天线，缩短引线长度有助于降低相应频段的天线辐射效应。

元件布置举例

图1给出一个不合理的音频元件布局，比较严重的问题是音频放大器离音频信号源太远，由于引线从嘈杂的数字电路和开关电路附近穿过，从而增加了噪音耦合的几率。较长的引线也增强了RF天线效应。 蜂窝电话采用GSM技术，这些天线能够拾取GSM发射信号，并将其馈入音频放大器。几乎所有放大器都能一定程度上解调217Hz包络，在输出端产生噪音。糟糕时，噪音可能会将音频信号完全淹没掉，缩短输入引线的长度能够有效降低耦合到音频放大器的噪声。

图1所示元件布局还存在另外一个问题：运放距离扬声器和耳机插座太远。如果音频放大器采用的是D类放大器，较长的耳机引线会增大该放大器的EMI辐射。这种辐射有可能导致设备无法通过当地政府制定的测试标准。较长的耳机和麦克风引线还会增大引线阻抗，降低负载能够获取的功率。

最后，因为元件布置得如此分散，元件之间的连线将不得不穿过其它子系统。这不仅会增加音频部分的布线难度，也增大了其它子系统的布线难度。
 

  
图1：不合理的元件布局。

图2给出了图1相同元件的排列，重新排列的元件能够更有效地利用空间，缩短引线长度。注意，所有音频电路分配在耳机插孔和扬声器附近，音频输入、输出引线比上述方案短得多，PCB的其它区域没有放置音频电路。这样的设计能够全面降低系统噪音，减小RF干扰，并且布线简单。
 

  
图2：蜂窝电话的一个合理布局方案。

信号通路

信号通路对音频输出噪音和失真的影响非常有限，也就是说为了保证性能需要提供的折中措施很有限。

扬声器放大器通常由电池直接供电，需要相当大的电流。如果使用长而细的电源引线，会增大电源纹波。与短而宽的引线相比，又长又细的引线阻抗较大，引线阻抗产生的电流变化会转变成电压变化，馈送到器件内部。为了优化性能，放大器电源应使用尽可能短的引线。

应该尽可能使用差分信号。差分输入具有较高的噪声抑制，使得差分接收器能够抑制正、负信号线上的共模噪声。为充分利用差分放大器的优势，布线时保持相同的差分信号线对的长度非常重要，使其具有相同的阻抗，二者尽可能相互靠近使其耦合噪声相同。放大器的差分输入对抑制来自系统数字电路的噪声非常有效。

接地

对于音频电路,接地对于是否能够达到音频系统的性能要求至关重要。不合理地线会导致较大的信号失真，产生高噪声、强干扰，并降低RF抑制能力。设计人员很难在地线布局上投入大量时间，但仔细的地线布置能够避免许多棘手问题。

任何系统中接地有两个重要考虑：首先它是流过器件的电流返回路径，其次是数字和模拟电路的参考电位。保证地线任意一点的电压相同看似简单，实际则是不可能的。所有引线都具有阻抗，只要地线有电流流过，就会产生相应的压降。电路引线还会形成电感，这意味着电流从电池流向负载，然后返回电池，在整个电流通道上存在一定的电感。工作在较高频率时，电感将增大地线阻抗。

为特定的系统设计最佳的地线布局并不简单，这里给出了适用于所有系统的一般性规则。

1.为数字电路建立一个连续的地平面

地层的数字电流通过信号路径返回，该环路的面积应保持最小，以降低天线效应和寄生电感。确保所有数字信号引线具有对应的接地通路，这一层应该与数字信号引线覆盖相同的面积，具有尽可能少的断点。地层的断点，包括过孔，会使地电流流过更大的环路，因而产生更大的辐射和噪声。

2.保证地电流隔离

数字电路和模拟电路的地电流要保持隔离，以阻止数字电流对模拟电路的干扰。为了达到这一目标，需要正确排列元件。如果把模拟电路布置在PCB的一个区域，把数字电路布置在另一区域，地电流会自然隔离开。最好使模拟电路具有独立的PCB分层。

3.模拟电路采用星形接地

星形接地是将PCB的一点看作公共接地点，而且只有这一点被当作地电位，蜂窝电话中，电池地端通常被作为星形接地点，流入地平面的电流不会自动消失，所有地电流都将汇入到这个接地点。

音频放大器吸收相当大的电流，这会影响电路本身的参考地和其它系统的参考地。为了解决这一问题，最好提供一个专用的返回回路桥接放大器的功率地和耳机插孔的地回路。注意，这些专用的回路不要穿越数字信号线，因为它们会阻碍数字返回电流。

4.最大化旁路电容作用

几乎所有器件都需要一个旁路电容，以提供电源不能提供的瞬态电流。这些电容需尽可能靠近电源引脚放置，以减少电容和器件引脚之间的寄生电感，电感会降低旁路电容的作用。另外，电容必需具有较低的接地阻抗，从而降低电容的高频阻抗。电容的接地引脚应直接到接层，不要通过一段引线后接地。

5.将所有不使用的PCB区域覆铜，作为地层

两片铜箔彼此靠近时，它们之间就会形成一个小的耦合电容。在信号线附近布上地线，信号线上的高频噪声会被短路到地层。

接地实例

图3是一个具有较好接地分布的电路板实例，首先需要注意PCB底部为数字区域，顶部为模拟区域。穿越区域边界的唯一信号线是I?C控制信号，这些信号线有一个直接的返回路径，确保数字信号只存在于数字区域，没有地层分割导致的数字地电流。还要注意大部分地平面是连续的，即使数字区域有一些中断，但彼此之间的距离足够远，保证了电流通道的顺畅。

在这个例子中，星形接地点在PCB顶层的左上角。模拟地层的断点确保D类放大器和电荷泵的电流直接返回星形接地点，不会干扰其它模拟层。另外，还需注意耳机插孔有一条引线直接将耳机地电流返回到星形接地点。
 

  
图3：丝印层和地层举例。

结论

设计良好的PCB是一件耗时，同时也是极具挑战性的工作，但这种投入也的确是值得的。好的PCB布局有助于降低系统噪音，提高RF信号的抑制能力，减小信号失真。好的PCB设计还会改善EMI性能，有可能需要更少的屏蔽。

如果PCB不合理，会在测试阶段出现本来可以避免的问题。这时在采取措施的话，可能为时已晚，很难解决所面临的问题，需要投入更多的时间、花费更大的精力，有时还要添加额外的元件，增加系统成本和复杂性。

本文地址：PCB资源网 - 良好的线路布线能大大地改善蜂窝电话的音质